Systolic matrix multiplier for digital data processing

Publication number: FR2563349 Publication date: 1985-10-25

Inventor: JEAN-CLA

JEAN-CLAUDE CARLAC H; SICRE JEAN-LUC FRANCE ETAT (FR)

Applicant: Classification:

-international: G06F7/544; G06F17/15; G06F7/48; G06F17/15; (IPC1-


7): G06F7/44

- European: G06F7/544A; G06F17/15C Application number: FR19840006140 19840418 Priority number(s): FR19840006140 19840418

Report a data error here

Abstract of FR2563349

The multiplier, useable especially for matrixing and dematrixing of digital video signals, makes it possible to carry out a numerical operation of the type $A^*X + B^*Y + C^*Z$. It comprises a first assembly MAT1 consisting of a systolic calculating matrix with n x n elementary cells (n being the number of coding bits) each carrying out an elementary matrix operation $A^*X + B^*Y + C^*Z$, feeding a second assembly intended for propagating carries and results of elementary calculations for obtaining high-significance bits, the second assembly MAT2 in turn feeding a third assembly consisting of a triangular matrix with n register lines for presentation of high-significant bits on corresponding outputs.



Data supplied from the esp@cenet database - Worldwide

19 RÉPUBLIQUE FRANÇAISE

INSTITUT NATIONAL
DE LA PROPRIÉTÉ INDUSTRIELLE

PARIS

N° de publication :

2 563 349

21) N° d'enregistrement national :

84 06140

(51) Int CI4: G 06 F 7/44.

DEMANDE DE BREVET D'INVENTION


A1


- (22) Date de dépôt : 18 avril 1984.
- 30) Priorité :

- 1 Demandeur(s): ETAT FRANCAIS, représenté par le ministre des PTT (CENTRE NATIONAL D'ETUDES DES TE-LECOMMUNICATIONS) et ETABLISSEMENT PUBLIC DE DIFFUSION, dit « TELEDIFFUSION DE FRANCE ». — FR.
- (43) Date de la mise à disposition du public de la demande : BOPI « Brevets » n° 43 du 25 octobre 1985.
- (60) Références à d'autres documents nationaux apparentés :
- •

(72) Inventeur(s): Jean-Claude Carlac'h et Jean-Luc Sicre.

- (73) Titulaire(s):
- (74) Mandataire(s): Cabinet Plasseraud.
- Multiplieur matriciel systolique de traitement de données numériques.
- 67) Le multiplieur, utilisable notamment pour le matricage et le dématricage de signaux video numériques, permet de réaliser une opération numérique du type A*X + B*Y + C*Z. Il comporte un premier ensemble MAT1 constitué d'une matrice de calcul systolique à $n \times n$ cellules élémentaires (n étant le nombre d'ebs de codage) réalisant chacune une opération matricelle élémentaire A*X + B*Y + C*Z, alimentant un second ensemble destiné à la propagation des retenues et des résultats des calculs élémentaires d'obtention des ebs de poids fort, le second ensemble MAT2 alimentant à son tour un troisième ensemble constitué par une matrice triangulaire à n lignes de registres de présentation des ebs de poids fort sur des sorties correspondantes.





<u>Multiplieur matriciel systolique de traitement de données numériques</u>

L'invention a pour objet un multiplieur matriciel systolique, permettant de réaliser de façon simple, répétitive et rapide, une opération numérique de type :

$$A*X + B*Y + C*Z$$
 (1)

où A, B et C sont des variables d'entrée et X, Y et Z sont des coefficients qui peuvent être figés ou au contraire programmables.

10

15

20

25

30

Un tel multiplieur est utilisable pour traiter des données et des variables numériques codées sur un nombre d'éléments binaires (ebs ou bits) quelconque. Il trouve une application particulièrement importante dans le traitement de signaux numériques video, notamment pour le matriçage et le dématriçage de tels signaux; parmi les autres applications possibles, on peut citer le filtrage d'images en temps réel et l'extraction de contours. Il faut à ce sujet noter que l'opération réalisée peut avoir un nombre de termes supérieur à trois et notamment être de la forme:

A*X + B*Y + C*Z + D*W.

On sait qu'un système systolique est ainsi dénommé du fait de l'analogie de son fonctionnement avec la distribution du sang sous la commande des battements du coeur. Un multiplieur systolique permettant de réaliser l'opération numérique A*X + B*Y + C*Z a été décrit par Kung dans "Why systolic architectures ?" - IEEE TRANSACTIONS ON COMPUTERS, Janvier 1982, numéro spécial sur le calcul en parallèle. Ce multiplieur utilise trois multiplieurs dans trois cellules différentes. Il est donc très complexe. Il en est de même des combinaisons

de multiplieurs numériques travaillant sur 8 et 16 ebs actuellement disponibles : la constitution d'un multiplieur effectuant l'opération A*X + B*Y + C*Z sur des données codées sur 8 ebs exige trois multiplieurs et deux additionneurs.

L'invention vise à fournir un multiplieur matriciel systolique permettant de réaliser une opération du type A*X + B*Y + C*Z à une rapidité compatible avec les exigences du traitement video numérique, réalisable de façon industrielle avec intégration sur microplaquette de silicium, à un coût plus faible que par association de composants standard et avec une dissipation de puissance moindre.

10

15

20

25

30

35

Pour cela, l'invention propose un multiplieur qui, loin de se borner à juxtaposer des circuits existants, associe suivant une approche originale et de façon répétitive des cellules unitaires simples, aisément réalisables en technologie N-MOS à longueur de canal faible (typiquement 3 µm) permettant d'atteindre une fréquence d'environ 20 MHz, dans lesquelles la méthode systolique est mise en oeuvre au niveau de l'élément binaire.

Le multiplieur comporte un premier ensemble constitué d'une matrice de calcul systolique à n \times n cellules élémentaires (\underline{n} étant le nombre d'ebs de codage) réalisant chacune une opération matricielle élémentaire A*X + B*Y + C*Z, alimentant un second ensemble destiné à la propagation des retenues et des résultats des calculs élémentaires d'obtention des ebs de poids fort ; ce second ensemble alimente à son tour un troisième ensemble constitué par une matrice triangulaire à \underline{n} lignes de registres de présentation des ebs de poids fort sur des sorties correspondantes.

Les registres, qui constituent l'élément de base d'une telle architecture, apportent un avantage important : ils peuvent être conçus pour autoriser un test du multiplieur par chargement en série de tous les registres puis déchargement identique après un cycle de l'horloge qui les commande.

L'invention sera mieux comprise à la lecture de la description qui suit de modes particuliers d'exécution donnés à titre d'exemples non limitatifs. La description se réfère aux dessins qui l'accompagnent, dans lesquels:

- les Figures 1A et 1B dans leur ensemble sont un schéma fonctionnel général d'un multiplieur suivant l'invention permettant de traiter des variables et des coefficients codés sur 8 ebs ;

10

15

- la Figure 2 est un schéma fonctionnel interne d'une cellule de base, désignée par CEL1, du premier ensemble du multiplieur;
- les Figures 3, 4 et 5 sont des schémes fonctionnels de cellules élémentaires CEL 2, ADD et RG du second ensemble du multiplieur ;
- la Figure 6 est un schéma électrique de la 20 cellule RG de la Figure 5.

Le multiplieur montré en Figure 1 peut être regardé comme constitué de trois ensembles MAT 1, RET 2 et RG 3.

Le <u>premier ensemble</u> MAT 1 reçoit en parallèle, à partir d'un bus à 24 fils, les trois variables A, B et C sur des entrées identifiées par AO, BO, CO,... A7, B7, C7. Il reçoit également les coefficients constants à partir de 24 fils de programmation selon le même format que les variables. Cet ensemble MAT 1 est constitué d'une matrice à 8 lignes et 8 colonnes de cellules élémentaires CELL(i,j), où <u>i</u> et <u>j</u> varient de O à 7, à laquelle sont ajoutés (sur la gauche de la Figure) huit registres 8.

L'ensemble MAT l est une partie essentielle du 5 multiplieur. Il constitue une matrice de calcul systolique dont chaque cellule CELl(i,j) réalise une opér-

tion matricielle élémentaire dont on pourra trouver une description complète dans la publication de CARLAC'H et autres "Description préliminaire des circuits intégrés de matriçage et de dématriçage de signaux videonumériques", document du C.C.E.T.T. NT/CNR/VRE/29/83 de Juin 1983.

La cellule élémentaire réalise les trois multiplications en parellèle. On supposera qu'elle traite des nombres binaires codés en complément à 2. Elle peut 10 alors avoir la constitution montrée en Figure 2. La cellule comporte des registres dynamiques élémentaires 10 montés en série et qui peuvent être du type décrit plus loin en faisant référence aux Figures 5 et 6. Les sorties des registres attaquent un jeu de trois additionneurs à retenue 12, 14 et 16, désignés par ADD3, et un additionneur simple 18, désigné par ADD2, par l'intermédiaire d'un jeu de portes. Les entrées et sorties sont désignées sur la Figure 2 par les mêmes symboles que sur la Figure 1, mais affectés d'indices indiquent la cellule d'origine ou de destination.

Des entrées "TEST" sont prévues sur les registres 10, comme sur tous les autres registres RG du multiplieur. Ces entrées sont portées au niveau logique O lorsque le multiplieur doit fonctionner en mode de calcul. Dans ce cas, la relation combinatoire entre les entrées de données et les sorties S est la suivante pour la cellule CELl(i,j):

20

B(i,j-1)*Y(i)A(i,j-l)*X(i) S(i+1,j-1)30 $C(i,j-1)*Z(i) + R1(i,j-1) + R2(i-1,j-1) = R2(i,j)2^2$ $+R1(i,j)2^{1}+5(i,j)2^{0}$

Les notations sont celles indiquées sur la Figure 2 et toutes les données appliquées à une même cellule appartienment à l'ensemble 0,1 .

Le <u>second ensemble</u> RET 2 a pour fonction de

terminer la propagation des retenues et les résultats des calculs intermédiaires pour l'obtention des ebs de poids fort (MSB). Il est constitué de vingt-deux cellules élémentaires CEL2 (Figure 3), groupées en une matrice triangulaire de 8 colonnes et 4 lignes, associées à quatre additionneurs simples ADD (Figure 4) et à un registre RG (Figure 5).

Chaque cellule courante CEL2(i,j) peut avoir la constitution montrée en Figure 3, où les entrées et sorties sont encore désignées par les mêmes notations que sur les Figures précédentes, affectées d'indices indiquant l'origine ou la destination. Elle se compose de registres dynamiques 20 montés en cascade, d'un additionneur simple 22 et d'un additionneur à retenue 24.

10

15

20

25

30

De même, cheque cellule ADD (Figure 4) peut être constituée de deux registres dynamiques 26 en cascade dont les sorties attaquent un sommateur 28 fournissant le signal de sortie, dirigé vers la première cellule CEL2 d'une ligne (pour quatre des cellules ADD), fournissant le dernier élément binaire de poids fort 57 du résultat (pour la dernière cellule ADD).

Enfin, le registre RG a une constitution qu'on peut retrouver dans les registres du troisième ensemble RG3. Du point de vue fonctionnel (Figure 5), il peut être considéré comme constitué d'inverseurs 30 reliés par des interrupteurs commandés par des horloges de cadencement non recouvrantes à l'état haut (indiquées par F1 et F2) et le signal de test. Il peut avoir la constitution électrique montrée en Figure 6 où les entrées-sorties portent les mêmes références que sur la Figure 5.

Enfin, le <u>troisième ensemble</u> RG3 est destiné à fournir les ebs de poids fort du résultat sur des sorties SO-S6. Il est constitué d'une matrice triangulaire à 7 lignes et 4 colonnes de dix-neuf registres RG qui peuvent être identiques à ceux montrés par les

Figures 5 et 6. Les registres RC sont commandés par les mêmes horloges que les registres des cellules déjà décrites. Ils permettent le fonctionnement systolique du multiplieur.

5 Le rôle des composants apparaîtra mieux en considérant le fonctionnement global du multiplieur, qui sera maintenant évoqué.

Les huit cellules d'entrée CEL1(0,i) qui reçoivent chacune trois ebs de poids identiques Ai, Bi, Ci des variables d'entrée, traitent ces ebs au niveau haut de l'horloge Fl qui suit la présence des ebs sur le bus d'entrée.

10

15

20

25

30

35

Les trois entrées de coefficient de chaque cellule CEL1(i,j) (entrées horizontales sur la Figure 1) reçoivent les coefficients selon le même format que les variables, c'est-à-dire le triplet Xi, Yi, Zi des ebs de même poids pour toutes les cellules d'une même colonne i. En d'autres termes, les cellules CEL1(0,i) à CEL1(7,i) reçoivent les mêmes ebs Xi, Yi, Zi.

A chaque niveau haut de l'horloge Fl, un nouveau triplet de variables numériques A, B, C est introduit dans la première ligne de cellule CELI(O,i). Les résultats partiels se propagent dans le multiplieur au rythme du signal d'horloge. La traversée synchrone des treize étages successifs est assurée par les registres RG commandés par la double horloge Fl et F2 ne présentant pas de recouvrement à l'état haut.

A chaque cycle d'horloge, après traversée de tous les étages, les résultats de l'opération A*X + B*Y + C*Z sont présents sur les fils de sortie 50 à 57 (Figure 1). Les sorties PO à P9 qui représentent les poids faibles du résultat sur 17 ebs ne sont pas prises en compte dans le cas montré en Figure 1. Elles pourraient l'être en augmentant la taille de l'ensemble RG3.

L'opération logique est donc effectuée en 13

cycles d'horloge pour des données (variables et coefficients codées sur 8 ebs. Il s'y ajoute le cycle d'horloge de l'étage de sortie du circuit intégré.

En mode "calcul" (traitement continu de données numériques), tout se passe comme si l'opérateur effectuait un calcul à chaque cycle d'horloge.

Il peut être utile à ce stade de faire apparaître le fonctionnement de chaque cellule élémentaire CEL1(i,j) en mode "calcul" et en mode "test".

En mode calcul (Figure 2), lorsque l'entrée "test" est au niveau logique zéro, les entrées de données de la cellule d'ordre (i,j):

S(i+1, j-1)
R1(i, j-1)
A (i, j-1)
B (i, j-1)
C (i, j-1)
R2(i-1, j-1)

10

20

25

30

sont chargées dans les registres 10 lorsque l'entrée d'horloge Fl est à 1, l'entrée F2 étant alors à 0. Chaque registre 10 continue à mémoriser dans sa partie esclave la valeur binaire de l'entrée quand F1 repasse à 0 et que F2 reste à 0. Les sorties des registres 10 prennent les valeurs des entrées précédemment chargées quand l'horloge F2 passe à 1 et que F1 reste à 0. Les sorties sont alors calculées dans le réseau combinatoire constituée des quatre additionneurs 12, 14, 16 et 18.

Cette découpe fonctionnelle du réseau combinatoire est optimale du point de vue de la minimisation de la consommation en courant et de la minimisation de la surface de la cellule intégrée sur semiconducteur.La cellule CEL1 assure néanmoins une rapidité compatible avec la fréquence de 20 MHz des horloges biphasées (F1, F2) non recouvrantes à l'état l. Comme on l'a déjà indiqué plus haut, il est important du point de vue de l'industrialisation que le multiplieur puisse être complètement testé de façon simple. Ce résultat est atteint, dans l'invention, en prévoyant une entrée de test qui permet, lorsqu'elle est mise au niveau logique l, de modifier le sens des transferts d'information dans les cellules.

Lorsque l'entrée TEST est à zéro, tous les registres RG sont connectés en parallèle (mode de calcul). Lorsque l'entrée TEST est à 1, tous les registres RG sont connectés en série, ce qui permet :

- de charger tous les registres RG avec l'entrée marquée "Entrée série", après des décalages commandés par (F1, F2). Le contenu des registres RG est donc observable à la sortie "Sortie série" de la cellule, ce qui rend le test des registres RG très simple, exhaustif et rapide,

- de positionner les sorties des registres RG afin de présenter tous les cas possibles de configurations des entrées logiques du réseau d'additionneurs.

Après chargement dans les registres des cellules suivantes, les résultats logiques du réseau d'additionneurs sont observables sur la sortie "Sortie série", après des décalages commandés par (F1, F2). Le test de la cellule pour vérifier qu'elle assume la fonction combinatoire requise est donc également simple, exhaustif et rapide.

L'invention est susceptible de nombreuses variantes et peut s'étendre à la réalisation d'un opérateur à plus de trois termes et au traitement de données numériques codées sur un nombre d'ebs quelconque.

Il faut remarquer à ce sujet que l'augmentation de trois à quatre du nombre de termes n'accroît ni la taille, ni la complexité du schéma global. On passe à l'opérateur à quatre termes :

10

15

20

25

30

par une modification mineure de l'additionneur 18 à deux entrées (Figure 2) pour le transformer en un additionneur à trois entrées et conduire la cellule élémentaire à remplir la relation combinatoire :

 $5 \quad S(i+j,j-1); + \quad A(i,j-1)*X(1) \quad + \quad B(i,j-1)*Y(i) \quad + \\ C(i,j-1)*Z(i) \quad + \quad D(i,j-1)*W(j) \quad + \quad R1(i,j-1) \quad + \quad R2(i-1,j-1) \\ = \quad R2(i,j)2^2 \quad + \quad R1(i,j)2^1 \quad + \quad S(i,j)2^0$

Quant à l'augmentation du nombre d'ebs de co-10 dage, elle conduit à modifier uniquement la taille, et non la structure, du multiplieur. Le temps de calcul instantané n'est pas modifié : seul le nombre de cycles d'horloge nécessaire au calcul complet varie avec la taille de l'opérateur.

15 L'implantation du multiplieur en technologie N.MOS sur silicium en un seul circuit intégré peut se faire sans difficulté et on notera l'avantage que représente le fait que les connexions aient lieu entre cellules mitoyennes.

REVENDICATIONS

20

25

l. Multiplieur matriciel systolique permettant de réaliser une opération numérique du type :

$$A*X + B*Y + C*Z$$

- 5 caractérisé en ce qu'il comporte un premier ensemble (MAT1) constitué d'une matrice de calcul systolique à n x n cellules élémentaires (n étant le nombre d'ebs de codage) réalisant chacune une opération matricielle élémentaire A*X + B*Y + C*Z, alimentant un second ensemble destiné à la propagation des retenues et des résultats des calculs élémentaires d'obtention des ebs de poids fort, le second ensemble (MAT2) alimentant à son tour un troisième ensemble constitué par une matrice triangulaire à n lignes de registres de présentation des ebs de poids fort sur des sorties correspondentes.
 - 2. Multiplieur matriciel systolique suivant la revendication l, caractérisé en ce que chaque cellule (CEL1) du premier ensemble comporte des registres dynamiques (10) connectables en série ou en parallèle, dont les sorties attaquent quatre additionneurs.
 - 3. Multiplieur matriciel systolique suivant la revendication 1 ou 2, caractérisé en ce que le second ensemble (MAT2) est constitué par une matrice triangulaire à <u>n</u> colonnes de cellules élémentaires (CEL2) associées à des additionneurs simples (ADD) et à un registre dynamique.
 - 4. Multiplieur matriciel systolique suivant la revendication 3, caractérisé en ce que chaque cellule (CEL2) du second ensemble se compose de registres dynamiques (20) montés en cascade, d'un additionneur à deux entrées (22) et d'un additionneur à trois entrées (24).
 - 5. Multiplieur matriciel suivant l'une quelconque des revendications 1 à 4, caractérisé en ce que le troisième ensemble (RG3) est constitué d'une matrice triangulaire à n-l colonnes de registres commandés, en même temps que les autres registres du multiplieur par

deux horloges synchrones de cadencement non recouvrantes à l'état haut, permettant le fonctionnement systolique et formant les ebs de poids fort du résultat.

- 6. Multiplieur matriciel suivant l'une quelconque des revendications 2 à 5, caractérisé en ce que tous les registres sont munis d'une entrée de test permettant de modifier les transferts d'information dans les cellules.
- 7. Multiplieur matriciel suivant l'une quelcon10 que des revendications précédentes, caractérisé en ce
 que chaque cellule élémentaire (CEL1) du premier ensemble est prévue pour réaliser entre ses entrées E et ses
 sorties S la relation combinatoire :

 $S(i+1,j-1) + A(i,j-1)*X(i) + B(i,j-1)*Y(i) + C(i,j-1)*Z(i) + R1(i,J-1) + R2(i-1,j-1) = R2(i,j)2^{2} + R1(i,j)2^{1} + S(i,j)2^{0}$

				•
	- 1.	- \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		2 7 X
	4080C0 0 4 B C R 1 g 2	A BL 8 i S	= =	7 2 2
	A BICIO			
	O ABICIO	A Br Ring	Tri.	TITE LELE
,		- , ,	~~~~	
	0 288C2 0	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	7 87 °	111 1 CIII
		<u></u> Х д		
	0 4083730 0	1-1	ret .	111 ABL 4 B
	XY			
11	AB4C4 0 0	A BC R 1 2 A B C R 1 9 A B C R	reli	ABCR1-2
MAT	- \	A & BC R 1	2	
	AB: 0 0 AB: 0 0 AB: 0 0 AB: 0 1 AB: 0 1 AB: 0 1 AB: 0	7.7	LE. 1	
	9 485C5 0	P 2 B G I	CE CE	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
		~		
	C7 ABBCT6 (< M	-	P (CL1)
	X			_ X
	N8/C/ 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	_	A 8 1. 9 19 2.	
- ~	{ }			0

F/G 14

